

CPU

Modelos de CPU

Arquitetura de von Neumann

A Arquitetura de von Neumann (de John von Neumann) é uma arquitetura de computador que se caracteriza pela possibilidade de uma máquina digital armazenar seus programas no mesmo espaço de memória que os dados, podendo assim manipular tais programas. Esta arquitetura é um projeto modelo de um computador digital de programa armazenado que utiliza uma unidade de processamento (CPU) e uma de armazenamento (“memória”) para comportar, respectivamente, instruções e dados.

A máquina proposta por Von Neumann reúne os seguintes componentes:

Uma memória

Uma unidade aritmética e lógica (ALU)

Uma unidade central de processamento (CPU), composta por diversos registradores, e

Uma Unidade de Controle, cuja função é a mesma da tabela de controle da Máquina de Turing universal: buscar um programa na memória, instrução por instrução, e executá-lo sobre os dados de entrada.




Figura 1: Arquitetura de Von Neumann

Gargalo de Von Neumann

O canal de transmissão de dados entre a CPU e a memória leva ao gargalo de von Neumann, a troca de dados limitada (taxa de transferência) entre a CPU e a memória em relação à quantidade de memória. Na maioria dos computadores modernos, a troca de dados entre o processador e a memória é muito menor do que a taxa com que o processador pode trabalhar. Isso limita seriamente a velocidade eficaz de processamento, principalmente quando o processador é exigido para realizar o processamento de grandes quantidades de dados. A CPU é constantemente forçada a esperar por

dados que precisam ser transferidos para (ou a partir da) memória. Como a velocidade da CPU e o tamanho da memória têm aumentado muito mais rapidamente que a taxa de transferência entre eles, o gargalo se tornou mais um problema, um problema cuja gravidade aumenta com cada geração de CPU.

O termo “gargalo de von Neumann” foi cunhado por John Backus em sua palestra Award 1977 ACM Turing. Segundo Backus:

Certamente deve haver uma maneira menos primitiva de se fazer grandes alterações na memória, do que empurrando um grande número de palavras, de um lado a outro, do gargalo de von Neumann. Não é somente um gargalo literal para o tráfego de dados, mas, o mais importante, é um gargalo intelectual que nos tem mantido atados a um pensamento de “uma palavra por vez” em vez de encorajar-nos a pensar em termos unidades conceituais maiores. Assim, a programação é basicamente o planejamento e detalhamento do enorme tráfego de palavras através do gargalo de von Neumann e grande parte desse tráfego não diz respeito aos dados propriamente ditos, e sim a onde esses dados são encontrados.

O problema de desempenho pode ser aliviado (até certo ponto) por diversos mecanismos. Colocando uma memória cache entre o processador e a memória principal, proporcionando caches separados com os caminhos de acesso separado para dados e instruções (a chamada arquitetura Harvard Modificada), utilizando um algoritmo preditor de salto e lógica. O problema também pode ser contornado usando um pouco de computação paralela, por exemplo a arquitetura NUMA, esta abordagem é geralmente utilizada em supercomputadores.

Arquitetura de Havard

A Arquitetura de Harvard baseia-se em um conceito mais recente que a de Von Neumann, tendo surgido da necessidade de se pôr o microcontrolador para trabalhar mais rápido. É uma arquitetura de computador que se distingue das outras por possuir duas memórias diferentes e independentes em termos de barramento e ligação ao processador. É utilizada nos microcontroladores PIC. Tem, como principal característica, o acesso à memória de dados de modo separado em relação à memória de programa.

Baseada também na separação de barramentos de dados das memórias onde estão as instruções de programa e das memórias de dados, permite que um processador possa acessar as duas simultaneamente, obtendo um desempenho melhor do que a da Arquitetura de von Neumann, pois pode buscar uma nova instrução enquanto executa outra.

A principal vantagem dessa arquitetura é que a leitura de instruções e de alguns tipos de operandos pode ser feita ao mesmo tempo em que a execução das instruções (tempo T_{cy}). Isso significa que o sistema fica todo o tempo executando instruções, o que acarreta um significativo ganho de velocidade. Enquanto uma instrução está sendo executada, a seguinte está sendo lida. Esse processo é conhecido como pipelining (canalização).

A arquitetura Havard também possui um repertório com menos instruções que a de von Neumann, e essas são executadas apenas num único ciclo de relógio.

Arquiteturas de Harvard são normalmente utilizadas em qualquer sistemas especializados ou para usos específicos. É utilizado em processamento de sinal digital especializados (DSP), normalmente

por produtos de áudio e vídeo de transformação. Ele também é usado em muitos pequenos microcontroladores utilizados em aplicações eletrônicas, tais como os processadores ARM (sigla em inglês para Advanced RISC Machine) base de muitos fabricantes.

Os microcontroladores com arquitetura Harvard são também conhecidos como “microcontroladores RISC” (Computador com Conjunto Reduzido de Instruções), e os microcontroladores com uma arquitetura Von-Neumann, de “microcontroladores CISC” (Computador com um Conjunto Complexo de Instruções). Porém, atualmente as linhas CISC e RISC é muito tênue, não existindo mais essa diferenciação, visto que os processadores atuais tem instruções complexas ao mesmo tempo que buscam minimizar o tempo de execução.




Figura 2: Arquitetura de Harvard

CPU's CISC

O projeto do Conjunto de Instruções inicia com a escolha de uma entre duas abordagens, a abordagem RISC e a CISC. O termo RISC é a abreviação de *Reduced Instruction Set Computer*, ou Computador de Conjunto de Instruções Reduzido e CISC vem de *Complex Instruction Set Computer*, ou Computador de Conjunto de Instruções Complexo. Um computador RISC parte do pressuposto de que um conjunto simples de instruções vai resultar numa Unidade de Controle simples, barata e rápida. Já os computadores CISC visam criar arquiteturas complexas o bastante a ponto de facilitar a construção dos compiladores, assim, programas complexos são compilados em programas de máquina mais curtos. Com programas mais curtos, os computadores CISC precisariam acessar menos a memória para buscar instruções e seriam mais rápidos.

A Tabela “Arquiteturas RISC x CISC” resume as principais características dos computadores RISC em comparação com os CISC. Os processadores RISC geralmente adotam arquiteturas mais simples e que acessam menos a memória, em favor do acesso aos registradores. A arquitetura Registrador-Registrador é mais adotada, enquanto que os computadores CISC utilizam arquiteturas Registrador-Memória.

Como as arquiteturas RISC visam Unidades de Controle mais simples, rápidas e baratas, elas geralmente optam por instruções mais simples possível, com pouca variedade e com poucos endereços. A pouca variedade dos tipos de instrução e dos modos de endereçamento, além de demandar uma Unidade de Controle mais simples, também traz outro importante benefício, que é a previsibilidade. Como as instruções variam pouco de uma para outra, é mais fácil para a Unidade de

Controle prever quantos ciclos serão necessários para executá-las. Esta previsibilidade traz benefícios diretos para o ganho de desempenho com o Pipeline. Ao saber quantos ciclos serão necessários para executar um estágio de uma instrução, a Unidade de Controle saberá exatamente quando será possível iniciar o estágio de uma próxima instrução.

Tabela 1. Arquiteturas RISC x CISC

Características	RISC	CISC
Arquitetura	Registrador-Registrador	Registrador-Memória
Tipos de Dados	Pouca variedade	Muito variada
Formato das Instruções	Instruções poucos endereços	Instruções com muitos endereços
Modo de Endereçamento	Pouca variedade	Muita variedade
Estágios de Pipeline	Entre 4 e 10	Entre 20 e 30
Acesso aos dados	Via registradores	Via memória

Como as arquiteturas RISC visam Unidades de Controle mais simples, rápidas e baratas, elas geralmente optam por instruções mais simples possível, com pouca variedade e com poucos endereços. A pouca variedade dos tipos de instrução e dos modos de endereçamento, além de demandar uma Unidade de Controle mais simples, também traz outro importante benefício, que é a previsibilidade. Como as instruções variam pouco de uma para outra, é mais fácil para a Unidade de Controle prever quantos ciclos serão necessários para executá-las. Esta previsibilidade traz benefícios diretos para o ganho de desempenho com o Pipeline. Ao saber quantos ciclos serão necessários para executar um estágio de uma instrução, a Unidade de Controle saberá exatamente quando será possível iniciar o estágio de uma próxima instrução.

Já as arquiteturas CISC investem em Unidades de Controle poderosas e capazes de executar tarefas complexas como a Execução Fora de Ordem e a Execução Superescalar. Na execução Fora de Ordem, a Unidade de Controle analisa uma sequência de instruções ao mesmo tempo. Muitas vezes há dependências entre uma instrução e a seguinte, impossibilitando que elas sejam executadas em Pipeline. Assim, a Unidade de Controle busca outras instruções para serem executadas que não são as próximas da sequência e que não sejam dependentes das instruções atualmente executadas. Isso faz com que um programa não seja executado na mesma ordem em que foi compilado. A Execução Superescalar é a organização do processador em diversas unidades de execução, como Unidades de Pontos Flutuante e Unidades de Inteiros. Essas unidades trabalham simultaneamente. Enquanto uma instrução é executada por uma das unidades de inteiros, outra pode ser executada por uma das unidades de Pontos Flutuantes. Com a execução Fora de Ordem junto com a Superescalar, instruções que não estão na sequência definida podem ser executadas para evitar que as unidades de execução fiquem ociosas.

Atualmente não se pode afirmar com 100% de certeza que um processador utiliza apenas a arquitetura CISC ou RISC, pois os modelos atuais de processadores abrigam as características de ambas as arquiteturas. Processadores ARM usados em celulares são um exemplo de uso da arquitetura RISC, outro exemplo de uso dessa arquitetura é em consoles como o Nintendo 64 e o Playstation.

Com o passar dos anos, tanto a Intel quanto a AMD perceberam que usar alguns conceitos da arquitetura RISC em seus processadores poderia ajudá-las a criar processadores mais rápidos. Porém, ao mesmo tempo, existia a necessidade de continuar criando processadores compatíveis com os antigos. A ideia então passou a ser construir chips híbridos, que fossem capazes de executar as instruções x86, sendo compatíveis com todos os programas, mas ao mesmo tempo comportando-se internamente como chips RISC, quebrando estas instruções complexas em instruções simples, que podem ser processadas por seu núcleo RISC.

Pipeline

A execução de instruções em um processador precisa passar por alguns passos.

Cada passo é realizado por um conjunto de circuitos especializados dentro do processador.

Na execução sequencial de instruções, todos os passos da instrução 1 precisam ser concluídos para que o primeiro passo da instrução 2 possa ser executada. Isso deixa ociosos todos os circuitos especializados nos demais passos.

Por exemplo, suponha uma arquitetura de processador na qual a execução de uma instrução seja feita em 4 passos (P1, P2, P3 e P4), e que cada passo seja realizado em um ciclo de execução do processador. Dessa forma, cada instrução necessita de 4 passos para ser executada, e para completar 4 instruções, são necessários $4 \times 4 = 16$ ciclos de máquina.

No entanto, com o uso da técnica de pipeline, os circuitos dedicados ao primeiro passo de cada instrução já podem iniciar a busca da instrução 2 enquanto a instrução 1 os circuitos dedicados ao segundo passo executam a análise da instrução 1 (passo 2), conforme a figura 3.




Figura 3. Execução de instruções com pipeline com 4 estágios. Fonte: Machado e Maia (2013)

Seguindo essa técnica, com a implementação de pipeline de 4 estágios, as mesmas quatro instruções poderiam ser finalizadas em apenas 7 ciclos de máquina.

A figura 4 ilustra a diferença da execução de duas instruções em uma arquitetura com 4 passos, com e sem pipeline.




Figura 4. Execução de duas instruções, com e sem pipeline, em arquitetura com 4 estágios. Fonte: Tecnoblog (<https://tecnoblog.net/responde/o-que-e-pipeline-processor/>)

Exercício:

Supondo uma arquitetura de processador com execução de instruções em 4 passos (estágios), em que cada passo seja executado em um ciclo de máquina, responda:

- Quantos ciclos de máquina são necessários para executar 10 instruções sem pipeline?
- Quantos ciclos de máquina são necessários para executar 10 instruções com pipeline?
- Quantas instruções são concluídas em 100 ciclos de máquina, sem pipeline?
- Quantas instruções são concluídas em 100 ciclos de máquina, com pipeline?

Encapsulamento dos processadores

Já aprendemos sobre o processo de fabricação de um microprocessador e estudamos como o microprocessador é pequeno e que para proteger e tornar possível a manipulação segura do microprocessador o die (nome da patilha de silício que contem as instruções que a transformam em um processador) é preciso encapsular de uma forma robusta e que garanta o contato elétrico eficiente e seguro. Na prática o processo de encapsulamento afeta diretamente o técnico de computadores pois, este encapsulamento irá determinar que tipo de placa mãe pode-se encaixar o microprocessador. Abaixo, lista-se os formatos utilizados para microprocessadores comerciais ao longo do tempo.

PGA: sigla de *Pin Grid Array* (algo como “matriz de pinos”), esse é um tipo de encapsulamento que faz com que o processador utilize pinos de contato que devem ser inseridos em um encaixe adequado na placa-mãe do computador (ver soquete, logo abaixo). Seu material básico pode ser

cerâmica (*Ceramic Pin Grid Array* – CPGA) ou plástico (*Plastic Pin Grid Array* – PPGA). Há também um tipo chamado *Flip Chip Pin Grid Array* (FC-PGA) onde a pastilha fica parcialmente exposto na parte superior do chip.




Figura 5: Encapsulamento PGA

SECC: sigla para *Single Edge Contact Cartridge*, este tipo faz com que o processador utilize um encaixe linear (ligeiramente semelhante aos slots de memória, por exemplo) ao invés de contatos em formato de pinos. Para isso, o processador é montado dentro de uma espécie de cartucho.




Figura 6. Encapsulamento SECC – *Single Edge Contact Cartridge*

LGA: sigla para *Land Grid Array*, esse é um padrão recente da Intel. Tem alguma semelhança com os padrões PGA, tendo como principal diferença o fato de que os processadores não utilizam pinos de contato em sua parte inferior, mas sim pontos metálicos. Quando o processador é encaixado na placa-mãe, esses pontos ficam em contato com pinos existentes no soquete (lembrando que nos padrões PGA há furos ao invés de pinos no soquete).




Figura 7. Encapsulamento LGA – *Land Grid Array*

Abaixo exibe-se uma tabela retirada da Wikipedia que ilustra bem a grande quantidade de encapsulamentos que existem/existiram nos microprocessadores usados em computadores.

Tabela 2: Relação de processadores com seus encapsulamentos. Fonte: Wikipedia

Socket name	Year	CPU families supported	Computer type	Package	Pin count	Pin pitch (mm)	Bus clock & transfers	Notes
DIP	1970s	Intel 8086 Intel 8088		DIP	40	2.54	5/10 MHz	
PLCC	?	Intel 80186 Intel 80286 Intel 80386		PLCC	68 to 132	1.27	6–40 MHz	
PGA 168	?	Intel 80486		PGA	168	2.54	16–50 MHz	Sometimes referred to as Socket 0 or Socket 486
Socket 1	1989	Intel 80486		PGA	169	2.54	16–50 MHz	
Socket 2	?	Intel 80486		PGA	238	2.54	16–50 MHz	
Socket 3	1991	Intel 80486		PGA	237	2.54	16–50 MHz	
Socket 4	1993	Intel Pentium		PGA	273	?	60–100 MHz	
Socket 5	1994	Intel Pentium AMD K5 Cyrix 6×86 IDT WinChip C6 IDT WinChip 2		PGA	320	?	50–100 MHz	
Socket 6	?	Intel 80486		PGA	235	?	?	Designed but not used
Socket 463/ Socket NexGen	1994	NexGen Nx586		PGA	463	?	37.5–66 MHz	
Socket 7	1994	Intel Pentium Intel Pentium MMX AMD K6		PGA	321	?	50–66 MHz	It is possible to use Socket 7 processors in a Socket 5. An adapter is required, or if one is careful, a socket 7 can be pulled off its pins and put onto a socket 5 board, allowing the use of socket 7 processors.
Socket 8	1995	Intel Pentium Pro		PGA	387	?	60–66 MHz	
Socket 431	1995	Alpha 21064/21064A	Desktop	PGA	431	?	12.5–66.67 MHz	
Socket 499	1997	Alpha 21164/21164A	Desktop	PGA	499	?	15–100 MHz	
Slot 1	1997	Intel Pentium II	Desktop	Slot	242	?	66–133 MHz	Celeron (Covington, Mendocino)

Intel Pentium III								Pentium II (Klamath, Deschutes) Pentium III (Katmai)- all versions Pentium III (coppermine)
Socket 587	1998	Alpha 21264	Desktop	PGA	587	Desktop	12.5–133 MHz	
Super Socket 7	1998	AMD K6-2 AMD K6-III Rise mP6 Cyrix MII		PGA	321	?	66–100 MHz	Backward compatible with Socket 5 and Socket 7 processors.
Slot 2	1998	Intel Pentium II Xeon Intel Pentium III Xeon	Server	Slot	330	?	100–133 MHz	
Socket 615	1999	Intel Mobile Pentium II Intel Mobile Celeron	Notebook	PGA	615	?	66 MHz	
Slot A	1999	AMD Athlon	Desktop	Slot	242	?	100 MHz	
Slot B	1999	Alpha 21264/21264A	Desktop	Slot	587	?	100 MHz[1]	
Socket 370	1999	Intel Pentium III Intel Celeron VIA Cyrix III VIA C3	Desktop	PGA	370	1.27[2]	66–133 MHz	
Socket A/ Socket 462	2000	AMD Athlon AMD Duron AMD Athlon XP AMD Athlon XP-M AMD Athlon MP AMD Sempron	Desktop	PGA	462	?	100–200 MHz 400 MT/s[a]	
Socket 423	2000	Intel Pentium 4	Desktop	PGA	423	1[3]	100 MHz 400 MT/s	Willamette core only. Can accept some of Socket 478 CPU with an adapter
Socket 495	2000	Intel Celeron Intel Pentium III	Notebook	PGA	495	1.27[4]	66–133 MHz	
PAC418	2001	Intel Itanium	Server	PGA	418	?	133 MHz 100–133 MHz	
Socket 603	2001	Intel Xeon	Server	PGA	603	1.27[5]	400–533 MT/s	
Socket 478/ Socket N	2001	Intel Pentium 4 Intel Celeron Intel Pentium 4 EE Intel Pentium 4 M	Desktop	PGA	478	1.27[6]	100–200 MHz 400–800 MT/s	
Socket 563	2002	AMD Athlon XP-M	Notebook	PGA	563	?	333 MHz	
PAC611	2002	Intel Itanium 2 HP PA-8800, PA-8900	Server	PGA	611	?	200 MHz	
Socket 604	2002	Intel Xeon	Server	PGA	604	1.27[5]	100–266 MHz 400–1066 MT/s	
Socket 754	2003	AMD Athlon 64 AMD Sempron AMD Turion 64	Desktop	PGA	754	1.27[7]	200–800 MHz	
Socket 940	2003	AMD Opteron AMD Athlon 64 FX	Desktop Server	PGA	940	1.27[8]	200–1000 MHz	
Socket 479	2003	Intel Pentium M Intel Celeron M	Notebook	PGA	479[9]	?	100–133 MHz 400–533 MT/s	

Socket 939	2004	AMD Athlon 64 AMD Athlon 64 FX AMD Athlon 64 X2 AMD Opteron	Desktop	PGA	939	1.27[8]	200–1000 MHz	Support of Athlon 64 FX to 1 GHz Support of Opteron limited to 100-series only
LGA 775/ Socket T	2004	Intel Pentium 4 Intel Pentium D Intel Celeron Intel Celeron D Intel Pentium XE Intel Core 2 Duo Intel Core 2 Quad Intel Xeon	Desktop	LGA	775	1.09 x 1.17[10]	1600 MHz	Can accept LGA 771 CPU with slight modification and use of an adapter
Socket M	2006	Intel Core Solo Intel Core Duo Intel Dual-Core Xeon Intel Core 2 Duo	Notebook	PGA	478	?	133–166 MHz z 533–667 MT/s	Replaces Socket 479
LGA 771/ Socket J	2006	Intel Xeon	Server	LGA	771	1.09 x 1.17[11]	1600 MHz	See LGA 775/Socket T above
Socket S1	2006	AMD Turion 64 X2	Notebook	PGA	638	1.27[12]	200–800 MHz z	
Socket AM2	2006	AMD Athlon 64 AMD Athlon 64 X2	Desktop	PGA	940	1.27[8]	200–1000 MHz	Replaces Socket 754 and Socket 939
Socket F/ Socket L (Socket 1207FX)	2006	AMD Athlon 64 FX AMD Opteron (Socket L only support Athlon 64 FX)	Desktop Server	LGA	1207	1.1[13]	Socket L: 1000 MHz in Single CPU mode, 2000 MHz in Dual CPU mode	Replaces Socket 940 Socket L was intended for enthusiasts who wanted server power in a desktop PC. It is just a re-branded Socket F that doesn't need special RAM, and may have only been used in the Asus L1N64-SLI WS Motherboard.
Socket AM2+	2007	AMD Athlon 64 AMD Athlon X2 AMD Phenom AMD Phenom II	Desktop	PGA	940	1.27[8]	200–2600 MHz	Separated power planes Replaces Socket AM2 AM2+ Pkg. CPUs can work in Socket AM2 AM2 Pkg. CPUs can work in Socket AM2+
Socket P	2007	Intel Core 2	Notebook	PGA	478	?	133–266 MHz z 533–1066 MT/s	Replaces Socket M
LGA 1366/ Socket B	2008	Intel Core i7 (900 series) Intel Xeon (35xx, 36xx, 55xx, 56xx series)	Desktop Server	LGA	1366	?	4.8–6.4 GT/s	Replaces Socket J (LGA 771) in the entry level.
rPGA 988A/ Socket G1	2008	Intel Core i7 (600, 700, 800, 900 series) Intel Core i5 (400, 500 series) Intel Core i3 (300 series) Intel Pentium (P600 series) Intel Celeron (P400 series)	Notebook	rPGA	988	1	2.5 GT/s, 4.8 GT/s	
Socket AM3	2009	AMD Phenom II AMD Athlon II AMD Sempron AMD Opteron (1300 series)	Desktop	PGA	941[14] or 940[15]	1.27[8]	200–3200 MHz	Separated power planes Replaces Socket AM2+ AM3 Pkg. CPUs can work in Socket AM2/AM2+ Sempron 140 only
LGA 1156/ Socket	2009	Intel Core i7 (800 series) Intel Core i5 (700,	Desktop	LGA	1156	?	2.5 GT/s	DMI bus is a (perhaps modified) PCIe x4 v1.1 interface

H		600 series) Intel Core i3 (500 series) Intel Xeon (X3400 , L3400 series) Intel Pentium (G6000 series) Intel Celeron (G1000 series)							
Socket G34	2010	AMD Opteron (6000 series)	Server	LGA	1974	?	200–3200 MHz	Replaces Socket F	
Socket C32	2010	AMD Opteron (4000 series)	Server	LGA	1207	?	200–3200 MHz	Replaces Socket F, Socket AM3	
LGA 1248	2010	Intel Itanium 9300-series and up	Server	LGA	1248	?	4.8-6.4 GT/s		
LGA 1567/ Socket LS	2010	Intel Xeon 6500/7500-series	Server	LGA	1567	?	4.8–6.4 GT/s		
LGA 1155/ Socket H2	2011 /Q1 2011 .01.09	Intel Sandy Bridge Intel Ivy Bridge Intel Xeon E3 12xx Sandy Bridge 12xx Ivy Bridge 12xxV2	Desktop	LGA	1155	?	5.7 GT/s	Sandy Bridge supports 20 PCIe 2.0 lanes. Ivy Bridge supports 40 PCIe 3.0 lanes. Intel Mainstream Socket.	
LGA 2011/ Socket R	2011 /Q3 2011 .11.14	Intel Core i7 3xxx Sandy Bridge-E Intel Core i7 4xxx Ivy Bridge-E Intel Xeon E5 2xxx/4xxx (Sandy Bridge EP) (2/4S) Intel Xeon E5-2xxx/4xxx v2 (Ivy Bridge EP) (2/4S)	Desktop Server	LGA	2011	?	4.8–6.4 GT/s	Sandy Bridge-E/EP and Ivy Bridge-E/EP both support 40 PCIe 3.0 lanes. Using the Xeon focused 2011 socket gives also 4 memory Channels.	
rPGA 988B/ Socket G2	2011	Intel Core i7 (2000, 3000 series) Intel Core i5 (2000, 3000 series) Intel Core i3 (2000, 3000 series)	Notebook	rPGA	988	1	2.5 GT/s, 4.8 GT/s		
Socket FM1	2011	AMD Llano Processors	Desktop	PGA	905	1.27	5.2 GT/s	used for 1st generation APUs	
Socket FS1	2011	AMD Llano Processors	Notebook	PGA	722	1.27	3.2 GT/s	used for 1st generation Mobile APUs	
Socket AM3+	2011	AMD FX Vishera AMD FX Zambezi AMD Phenom II AMD Athlon II AMD Sempron	Desktop	PGA	942 (CPU 71pin)	1.27	3.2 GT/s		
LGA 1356/ Socket B2	2012	Intel Xeon (E5 1400 & 2400 series)	Server	LGA	1356	?	3.2–4.0 GT/s		
Socket FM2	2012	AMD Trinity Processors	Desktop	PGA	904	1.27	?	used for 2nd generation APUs	
LGA 1150/ Socket H3	2013	Intel Haswell Intel Haswell Refresh Intel Broadwell	Desktop	LGA	1150	?	?	used for Intel’s 4th generation (Haswell/Haswell Refresh) processors	
rPGA 946B/94	2013	Intel Haswell Intel Broadwell	Notebook	rPGA	946	?	?		

7/ Socket G3									
Socket FM2+	2014	AMD Kaveri Processors AMD Godavari Processors	Desktop	PGA	906	1.27	?		Compatible with AMD Accelerated Processing Units (APUs) such as “Richland” and “Trinity”
Socket AM1	2014	AMD Athlon AMD Sempron	Desktop	PGA	721	1.27	?		Compatible with AMD Accelerated Processing Units (APUs) such as “Kabini”
LGA 1151/ Socket H4	2015	Intel Skylake Intel Kaby Lake Intel Coffee Lake	Desktop	LGA	1151	?	5 GT/s – 8 GT/s		used for Intel’s 6th generation (Skylake), 7th generation (Kaby Lake), 8th generation (Coffee Lake) processors, and 9th generation (Coffee Lake) processors
LGA 3647	2016	Intel Xeon Phi Intel Skylake-SP	Server	LGA	3647	?	?		used for Intel’s Xeon Phi x200 and Xeon Scalable processors
Socket AM4	2017	AMD Ryzen 7 AMD Ryzen 5 AMD Ryzen 3	Desktop	PGA	1331	1	Depends on DDR4 speed		compatible with AMD Ryzen 7, Ryzen 5 & Ryzen 3 Zen based processors
Socket SP3	2017	AMD Epyc	Server	LGA	4094	?	Depends on DDR4 speed		compatible with AMD Epyc processors
Socket TR4	2017	AMD Ryzen Threadripper	Desktop	LGA	4094	?	Depends on DDR4 speed		compatible with AMD Ryzen Threadripper processors
LGA 2066/ Socket R4	2017	Intel Skylake-X Intel Kaby Lake-X	Desktop Server	LGA	2066	?	?		Used for Intel’s 7th generation (Skylake-X & Kaby Lake-X) series of Core-X processors
Socket name	Year	CPU families supported	Compute r type	Packag e	Pin count	Pin pitch (mm)	Bus clock & transfers		Notes

Dissipador de energia térmica

Conforme a quantidade de transistores aumenta em um chip, aumenta também o consumo de energia dos processadores, e parte dessa energia é transformada em calor.

Conforme a frequência de funcionamento do processador aumenta, aumenta também a taxa de conversão da energia em calor, pois aumenta o percentual de tempo que os transistores estão em fase de transição de estado.

Conforme aumenta a densidade (quantidade de transistores por mm²), a quantidade de calor gerada fica concentrada em uma menor área, necessitando de alguma forma de resfriamento.

Um dissipador térmico, dissipador de energia térmica, mais conhecido por dissipador de calor, é um objeto de metal geralmente feito de cobre ou alumínio, que, pelo fenômeno da condução térmica, busca maximizar, via presença de uma maior área por onde um fluxo térmico possa ocorrer, a taxa de dissipação térmica – ou seja, de calor – entre qualquer superfície com a qual esteja em contato térmico e o ambiente externo. Dissipadores térmicos têm por objetivo garantir a integridade de equipamentos que podem se danificar caso a expressiva quantidade de energia térmica gerada durante seus funcionamentos não seja deles removida e dissipada em tempo hábil.

Um dissipador térmico é essencialmente usado nos casos em que a fonte de energia térmica implique por si só uma elevada radiância térmica, a exemplo em circuitos eletrônicos com elevado grau de integração ou em componentes de hardware de equipamentos que satisfazem o requisito, como as unidades centrais de processamento de computadores e video games, processadores gráficos, e outros. Em essência, o dissipador busca estabelecer uma maior condutividade térmica

entre os sistemas integrados e o ambiente externo de forma que a taxa de dissipação de energia térmica requisitada ao componente não implique, entre o ambiente externo e o interno, uma diferença de temperaturas que possa comprometer a estrutura interna do componente.

Aos dissipadores dotados de uma ventoinha acoplada em suas estruturas dá-se o nome de cooler, sendo essas soluções ativas de refrigeração, enquanto que os dissipadores sem ventoinha são passivos nesse aspecto. Os dissipadores dotados de ventoinhas propiciam a dissipação de energia térmica de forma muito mais eficiente que os dissipadores passivos, que contam apenas com o fenômeno de convecção térmica para auxiliá-los na tarefa.

Dissipadores passivos

Os dissipadores passivos não são dotados de ventoinhas e por isso não tem a capacidade de resfriar superfícies que gerem grande quantidade de calor. Em equipamentos de hardware são usados em chips que geram pouco calor, como chipsets e controladoras. Os mesmos possuem vantagens como não gerar ruído e não consumir eletricidade.




Figura 8: Dissipador passivo de alumínio para desktop (esquerda) e de cobre e alumínio para notebook (direita)

Dissipadores ativos

Dissipadores ativos ou coolers tem uma capacidade de refrigeração muito melhor que o dissipador passivo, já que combinando uma maior área de dissipação e uma corrente de ar passando por essa área, é possível dissipar o calor a uma taxa maior. O fluxo intenso de ar junto às lâminas impõe temperaturas mais baixas em suas superfícies e por isso conseguem gradientes de temperatura e taxas de calor mais acentuadas do que as obtidas nos dissipadores passivos, que contam apenas com o fluxo de ar induzido pelo fenômeno de convecção térmica para tal propósito. Tem seu uso destinado a componentes que exigem grandes taxas de calor, como os processadores.

O aumento excessivo da temperatura de muitos equipamentos podem fazer os mesmos queimarem. Em processadores, por exemplo, um aumento excessivo de temperatura pode através dos diferentes índices de expansão dos metais, causar microrrupturas na superfície do chip e em seus circuitos, ou em casos extremos sua fusão. O acúmulo de energia térmica e a elevação associada na temperatura podem literalmente derreter os minúsculos circuitos do processador caso não exista um cooler instalado na maioria quase absoluta dos casos, salvo aqueles chips que desenvolvem reduzida potência elétrica, e que por isso não demandam uma solução de refrigeração muito eficiente, como chipsets, processadores de baixíssimo consumo, controladoras, etc.



Figura 9. Dissipador térmico ativo, de alumínio e cobre

Pasta Térmica

Entre a superfície de onde origina o calor e o dissipador deve-se utilizar algum elemento que facilite a existência de calor, geralmente uma pasta conhecida como pasta térmica – dado que nenhuma das superfícies são perfeitamente planas. Em virtude da rugosidade microscópica das superfícies, sem a presença da pasta há um grande número de pequenos pontos onde o contato entre as duas superfícies não ocorre de forma eficiente, o que, em termos práticos, diminui a área efetiva de contato, e assim o calor, para o dissipador. A pasta térmica é utilizada com frequência em componentes de hardware, assim como a fita térmica auto-colante. Estes recursos preenchem as microfraturas existentes do processo de fabricação, tanto do cooler quanto dos ship, evitando qualquer espaçamento entre a superfície do chip e a superfície do dissipador de calor.

Muitos profissionais da área indicam colocar apenas uma gota no centro do chip, e em seguida prender o dissipador, pois o calor é gerado no centro do chip

(<https://www.hardware.com.br/artigos/como-funciona-a-pasta-termica/>)




Figura 10. Instalação de pasta térmica